PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-254762

(43) Date of publication of application: 16.12.1985

(51)Int.CI.

H01L 25/10

(21)Application number: 59-111264

(71)Applicant: FUJITSU LTD

(22) Date of filing:

31.05.1984


(72)Inventor: IKEHARA SHOHEI

(54) PACKAGE FOR SEMICONDUCTOR ELEMENT

(57)Abstract:

PURPOSE: To set address data for selecting semiconductor elements and to facilitate the increase and decrease in number of the semiconductor elements to be mounted, by providing contact pieces on the upper surfaces of packages, and mounting a plurality of the packages.

CONSTITUTION: Terminals 6 are provided at one side of a member 9 made of a ceramic material and the like. Contact pieces 7 are provided on the other side. Tip parts 6A are formed so that they can be inserted and pulled out. The terminals 6 and the contact pieces 7 are connected to semiconductor elements to be mounted through pattern wirings 8A, 8B and 8C. The increase and decrease in memory packages 5. For the packages 5-1W5-4, inverters I are formed



OR gates G are formed between the terminals 6-2 and the contact pieces 7-2. Therefore, address data can be set based on the mounting sequence of the packages.



[Date of request for examination]

[Date of sending the examiner's decision of rejection]


[Kind of final disposal of application other than the

examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

BEST AVAILABLE COPY



[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A) 昭60-254762

@Int Cl.4

識別記号

庁内整理番号

每公開 昭和60年(1985)12月16日

H 01 L 25/10

7638-5F

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称 半導体素子のパッケージ

②特 願 昭59-111264

8日 願 昭59(1984)5月31日

7334 者 原 涖 砂出 質 人 富士通株式会社

川崎市中原区上小田中1015番地 富士通株式会社内 昌 平

川崎市中原区上小田中1015番地

弁理士 松岡 宏四郎 四代 理

1. 発明の名称

半導体素子のパッケージ

2 特許託求の範囲

半導体素子を有するパッケージであって、一面 にアドレス設定信号を入力するための第1端子、 酸一面とは逆の面の酸第1端子に対応する位置に 第2端子、眩第1端子より入力された眩アドレス 設定信号を変更して該第2端子より出力するアド レス変更手段を有することを特徴とする半導体素 子のパッケージ。

3. 発明の詳細な説明

(a) 発明の技術分野

本発明はプリンリ基板に半導体素子を有する同 一種類の複数のパッケージが移載されて実装され た半導体素子の実装方法に保り、前に、所定のパ ッケージが選択できる回路が形成されるようにし た半導体素子のパッケージに関する。

(b) 従来技術と問題点

複数のメモリ素子などの半導体素子がプリント

務板に失装される場合は第1図に示すように構成
 されている。第1四は従来の半導体素子のパッケージ の概要を示す(a)図は斜視図、(b)図は説明図である。 (a)図に示すように半導体素子2-1~2-nは リード端子が設けられたパッケージに封止され、 パターン配験を有するプリント板基板1の実装面 1 A K パッケージを配設することで実装されてい る。とのパッケージのそれぞれのリード端子はブ リント板装板1の所定のランドに半田付され、パ ターン配線に接続されるよりに構成されている。 とのような半導体素子2-1~2-nは例えば 装置の構成上メモリ容量が増減する場合があり、 半導体素子2-1~2-nの実装数を変える必要 がある。したがって、半海体素子2-1~2-n の実装数が減少した場合は当然フリント 板基板 1 の大きさは小さくでき、例えばりの長さの大きさ は点線のように ん の長さの小光にするととができ る。しかし、一般的にプリント板差板1の大きさ は所定の大きさによって形成されているため、大 きさの異なった種種のブリント板基板1を製作す

ことはコストアップとなる。

教育を行び者に会れる

そとで、所定の大きさのブリント板高板1には 必要な半導体素子2-1~2-nを配散し、メモ リ容量の削減によって不要となった半導体素は除 去し、半導体素子の未実装簡所が有するように形 成されている。したがって、実装効率が悪い欠点 を有していた。

また、とのよりな構成では半導体素子2-1~ 2-nは所定の半導体素子を選択してアクセスで きるよう(b)図に示す回路が形成されている。

半導体素子2-1~2-nのそれぞれにはアドレス設定部4-1~4-nとグートG1~Gnとが設けられ、アドレス設定部4-1~4-nに所定のアドレスを設定することにより、配信部3-1~3-nのアクセスは所定のアドレス情報をそれぞれのグートG1~Gnに送出し所定の記憶部が選択されて行なわれるように形成されている。したがって、それぞれのアドレス設定部4-1~4-nの一つ一つに対して所定のアドレスを設定しなければならない問題を有していた。

(c)図は説明図、第3図は構成図である。

ブリント板基板1の実装面1Aにはパッケージ5-1の簿子6が半田付されることでパッケージ5-1が図着され、このパッケージ5-1には更にパッケージ5-2はパッケージ5-3が、それぞれの端子6が挿入されることで複数するように実装されるようにしたものである。

このような税数は(b)図に示すようにパッケージ 5を形成することで行なえる。セラミック材など によって形成された部材9の一方には端子6を設 け、他方には接触片7を設け、接触片7の挿入孔 7 Aは端子6の先端部6 Aが挿脱できるように形 成され、それぞれの端子6 かよび接触片7にはパ ターン配級8 A、8 B、8 Cを介して内設された 半海体案子に接続されるように形成されている。

したがって、メモリ容量の増減によって半導体 案子の実装数を変える場合は積載されたパッケー ジ5の複数段数を変えることで行なえ、増無は容 男に行なえる。尚、パッケージ5-1、5-2、

(c) 発明の目的

本発明の目的はパッケージの上面には接触子を 設け、複数のパッケージが複載して実装できるよ うにしこの複載によって半導体素子の選択すべき アドレス情報の設定が行なばれ、かつ、半導体素 子の実装の増減が容易に行なえるようにしたもの で、前述の問題点を除去したものを提供するもの である。

(d) 発明の格成

本発明の目的は、かかる半導体素子の実装方法において、一面にアドレス設定信号を入力するための第1端子、該一面とは逆の面の該第1端子に対応する位置に第2端子、該第1端子より入力された該アドレス設定信号を変更して該第2端子より出力するアドレス変更手段を有することを特徴とする半導体素子のパッケージにより達成される。(e) 発明の実施例

以下本発明を第2図および第3図を参考に詳細 に説明する。第2図は本発明による半導体素子の パッケージの一実施例を示す、第2図の(a), (b),

5-3,5-4の積載には冷却を考慮して間険Sを設けると良い。また、に図に示す所定のバッケージを選択する鉛地認識回路を形成することもできる。

それぞれのパッケージ5-1~5-4には端子6-1と接触片7-1との間にインパータIを、端子6-2と接触片7-2との間に排他オアゲートGを形成すると、積載されることにより、パッケージ5-1と5-2、5-2と5-3、5-3と5-4とはそれぞれの端子6-1が接触片7-1に、端子6-2が接触片7-2に接続される。

そとで、パッケージ5-1の端子6-1と端子6-2とを"0"にすると、パッケージ5-2の端子6-1と6-2は"1"と"0"、パッケージ5-3の端子6-1と6-2は"0"と"1"、パッケージ5-4の端子6-1と6-2は"1"と"1"が出力される。したがってパッケージの複数順序によってアドレス情報の設定が行なわれる。

また、例えば、第3回に示す回路構成が可能で ある。互いの増子片6と接触子7とが接続されて 積載されたパッケージ5-1,5-2,5-3,5-4のそれぞれにはゲートG1~G4とインパータIとが設けられている。ゲートG1とインパータIでは前述のようにアドレス情報の設定が行なわれる。

とは、大きないないないできないないない

例えば、アドレス情報 S I, § 2を *0 * K 設定 し、アドレス選択信号S3とS4とが"0"の 時は パッケージ5ー1 の排他ノアゲート G 2とG 3の出 力は "1" となり、又、選択指示信号 S 5 が "1" に なるので、アンドゲートG4はオープンなるoしか し、パッケージ5ー2では排他ノアゲートG2の 出力が"0"、排他ノアゲートG3の出力が"1"と なり、パッケージ5-3では掛他ノアゲートG2 の出力が"1"、排他ノアゲートG3の出力が"0" となり、パッケージ5ー4では排他ノアゲー HG2 とG3との出力が"0"となり、いづれのアンドグ ート G4 もクローズとなる。したがって、チップ セレクト信号 S 5 はパッケージ 5-1の 記憶素子M をアクセスするが、パッケージ5ー2, 5ー3, 5-4の配像素子Mはアクセスされない。又、ア ドレス情報 S1, S2を"0" 化設定しパッケージ 5 - 2 を選択する場合は S3 を "1", S4 を "0",パッケージ 5-3 を選択する 場合は S3 "0", S4 を "1"、パッケジ 5-4 を選択する場合は S3を"1", S4 を "1" にすればよい。

とのように構成すると、アドレス選択信号 S3 とS4の所定のアドレス情報によって、ノアゲート G2、G3 出力を受けるゲート G4を介して所 定のパッケージが選択され、所定の配憶素子Mをアクセスすることができる。

(f) 発明の効果

以上説明したように本発明はパッケージ5は積 載されて実装されるようにし、パッケジ5は積載 されることで、パッケージ5に形成されたゲート 回路によって所定のアドレスが設定されるように したものである。

とれにより、パッケージ5の実装は複数されて行なわれているため、パッケージ5の看脱による 半導体素子の実装数の増減が容易となり、かつ、 実装効率の向上を図ることができ、更に、 従来 のようなアドレス設定部および設定部のアドレス

設定は不安となり、実用効果は大である。

4. 図面の簡単な説明


第1図は従来の半導体累子のバッケージを示す(a)図は斜視図、(b)図は説明図、解2図の(a)(b)(c)図は本発明による半導体累子のバッケージの一実施例を示す説明図、第3図は回路構成図を示す。


凶中において、

1 はプリント板基板、2-1~2-nは半導体 ポ子、3-1~3-nは記憶部、4-1~4-n はアドレス設定部、5-1,5-2,5-3,5 -4はパッケージ、6-1,6-2,6は端子、 7-1,7-2,7は接触片を示す。


代理人 弁理士 松 岡 宏四郎









BEST AVAILABLE COPY







BEST AVAILABLE COPY